A3R12E40DBF-8EA

Zentel Japan
155-A3R12E40DBF-8EA
A3R12E40DBF-8EA

メーカ：

詳細：
DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84, 105C

データシート:
ECADモデル:
無料のライブラリローダーをダウンロードし、お使いのECADツール用にこのファイルを変換してください。ECADモデルの詳細について
詳細を表示
Zentel Japan A3R12E40DBF-8EAの詳細を読む

在庫状況

在庫：
在庫なし
工場リードタイム：
20 週間 工場生産予定時間。
最小: 2000   倍数: 2000
ユニット価格:
¥-
合計 額:
¥-
EST関税:
この製品は配送無料

価格 (JPY)

数量 ユニット価格
合計 額
¥585.6 ¥1,171,200

製品属性 属性値 属性の選択
Zentel Japan
製品カテゴリー: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
16 bit
400 MHz
FPGA-84
32 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 105 C
DDR2
Tray
ブランド: Zentel Japan
水分感度: Yes
取り付け様式: SMD/SMT
製品タイプ: DRAM
工場パックの数量: 2000
サブカテゴリ: Memory & Data Storage
供給電流 - 最大: 65 mA
トレードネーム: Zentel Japan
単位重量: 194 mg
製品が見つかりました:
類似製品を表示するには、チェックボックスを1つ以上選択します
このカテゴリーの類似製品を表示するには、上記のチェックボックスを1つ以上選択してください。
選択した属性: 0

データシート

USHTS:
8542320028
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.

予期しないエラーが発生しました。


質問がありますか？ Help Centre(ヘルプ・センター) にアクセスしてください。
特定の注文に関する質問がある場合は、 your account(あなたのアカウント) にログインしてください。

さらに問題が発生した場合は、800-346-6873にお問い合わせいただくか、 help@mouser.com に電子メールを送ってください。