ブラウザのJavascriptが無効になっています。このページの機能の一部は、ログインしないと作動しません。

UF3C065040K4S

Name: onsemi UF3C065040K4S
Brand: onsemi
SKU: 431-UF3C065040K4S
Price: 3275 JPY
Availability: InStock

画像はあくまで参考です
製品仕様をご覧ください

Mouser 番号：

431-UF3C065040K4S

メーカ番号：

UF3C065040K4S

メーカ：

onsemi

詳細：

SiC MOSFET 650V/40MOSICFETG3TO247-4

データシート:

UF3C065040K4S データシート

ECADモデル:

無料のライブラリローダーをダウンロードし、お使いのECADツール用にこのファイルを変換してください。ECADモデルの詳細について

詳細を表示

onsemi UF3C065040K4Sの詳細を読む

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

製品属性	属性値	属性の選択
メーカ:	onsemi
製品カテゴリー:	SiC MOSFET
RoHS:
取り付け様式:	Through Hole
パッケージ/ケース:	TO-247-4
トランジスタ極性:	N-Channel
チャンネル数:	1 Channel
Vds - ドレイン - ソース間破壊電圧:	650 V
Id - 連続ドレイン電流:	54 A
Rds On - 抵抗におけるドレイン - ソース:	52 mOhms
Vgs - ゲート-ソース間電圧:	- 25 V, + 25 V
Vgs th - ゲート・ソース間しきい電圧:	4 V
Qg - ゲート電荷:	43 nC
最低動作温度:	- 55 C
最高動作温度:	+ 175 C
Pd - 電力損失:	326 W
チャネルモード:	Enhancement
認証:	AEC-Q101
トレードネーム:	SiC FET
ブランド:	onsemi
構成:	Single
パッケージ化:	Tube
製品タイプ:	SiC MOSFETS
シリーズ:	UF3C
工場パックの数量:	30
サブカテゴリ:	Transistors
技術:	SiC
単位重量:	6 g

製品が見つかりました:

類似製品を表示するには、チェックボックスを1つ以上選択します

このカテゴリーの類似製品を表示するには、上記のチェックボックスを1つ以上選択してください。

選択した属性: 0

ドキュメントの絞り込み:

データシート

UF3C065040K4S データシート

Models

SPICE Model/UF3C065040K4S (テキスト)

PCN

コンプライアンスコード

CNHTS:: 8541290000
USHTS:: 8541290065
ECCN:: EAR99

原産地分類

原産国:: フィリピン
組立原産国:: フィリピン
拡散国:: アメリカ

出荷時に原産国または地域が変更される場合があります。

UF3C SiC FET

onsemi UF3C高性能SiC FETは、高性能G3 SiC JFETとカスコード最適化Si MOSFETをカスコード接続し、標準的なゲート駆動SiCデバイスを製造する、シリコンカーバイド（SiC）製品です。このシリーズは、超低ゲート電荷を示し、誘導負荷のスイッチングや標準的なゲート駆動を必要とするアプリケーションに最適です。オンセミUF3C SiC FETは、650V、1200V、1700Vのバージョンがあり、D2PAK-3、D2PAK-7、D2PAK-7L、TO-247-3L、TO-247-4L、TO-220-3Lパッケージで提供されます。

High-Performance SiC FETs

onsemi High-Performance SiC FETs deliver best-in-class switching speed, lower switching losses, higher efficiency, and excellent cost-effectiveness. The components are offered in standard thru-hole (including Kelvin) and surface mount packages. The family comprises the UF4C/SC, UJ4C/SC, UJ3C, and UF3C/SC series and is based on a unique cascode configuration, where a high-performance SiC JFET is co-packaged with a cascode-optimized Si-MOSFET to produce a standard gate drive SiC device.