AMD / Xilinx LogiCORE™ IP JESD204C コアソフトウェア
AMD LogiCORE™ IP JESD204C コア ソフトウェアは、1Gbps〜32.5Gbpsまでのラインレートをサポートする、JESD204C準拠のインターフェイスを実装しています(最大ラインレートは、選択したデバイスのトランシーバの種類および速度等級によって異なります)。ユーザーは、64B/66Bまたは8B/10Bのリンク層のいずれかを使用して、JESD204C コアを送信用または受信用として構成できます。AMD LogiCORE™ IP JESD204C コア ソフトウェアは、JESD204Bとの完全な後方互換性を備えています。特徴
- JEDEC® JESD204C.1規格に準拠した設計
- AMD Versal™ アダプティブ SoC上のGTY、GTYP、およびGTM(NRZのみ)トランシーバーのサポート
- AMD UltraScale+™ および AMD UltraScale™ デバイス上のGTHおよびGTYトランシーバーのサポート
- 1コアあたり最大8レーンのサポート、および複数コアの使用によるさらなるレーン数の拡張への対応
- 64B66Bおよび8B10Bリンク層のサポート
- 64B66Bリンク層における、FECエンコード(TX)およびデコード(RX)のサポート
- 64B66Bリンク層における、CRC-12、CMD、およびFECメタデータ モードのサポート
- 64B66Bリンク層におけるサブクラス0と1、および8B10Bリンク層におけるサブクラス0、1、2をサポート
- 物理層およびデータリンク層機能の提供は、Versal アダプティブ SoCの場合はTransceiver Wizardで、UltraScale / UltraScale+ デバイスの場合はJESD204_PHYコアで実現(注:Versal アダプティブ SoCではTransceiver WizardがJESD204Cコアから直接呼び出されるため、JESD204_PHYは不要)
- AXI4-Lite構成インターフェイス
- AXI4-Streamデータおよびコマンドインターフェイス
- Versal アダプティブ SoC Transceiver Wizardの使用による、TXコアとRXコア間でのトランシーバ共有をサポート
公開: 2026-06-23
| 更新済み: 2026-07-08
