1MHzまでの入力シグナルに最適化されたAD4880は、低ノイズ、高直線性、低電力を実現し、アナログフロントエンドの設計とプリント基板のレイアウト制約を緩和します。AD4880AFEは、統合されたデジタルフィルタリングとデシメーションによるオーバーサンプリング、低遅延データ転送のための2つの独立したマルチレーンLVDSインターフェース、およびホスト負荷の軽減が優先される場合の非同期SPIデータアクセス用のオンチップFIFOメモリもサポートしています。
ADIAD4880は、デジタルイメージング、細胞分析、分光法、高速データ収集、デジタル制御ループ、電力品質分析、ソース測定ユニット、および非破壊テストシステムに最適です。このデバイスは、0.65mmピッチの196ボール、10mm x 10mm CSP_BGAパッケージで提供され、-40°C~+85°Cの動作温度範囲をサポートしています。
特徴
- 完全差動ADCドライバを統合
- 広い入力コモンモード電圧範囲
- 高コモンモード除去
- 集積ゲイン設定抵抗器
- ハイパフォーマンス
- 分解能:20ビット、ミッシングコードなし
- チャネルあたりの40MSPSスループット
- 46.25nsの変換レイテンシ
- INL:標準±7.5ppm、最大±12ppm
- SNR/THD92.6dBFS/-107.6dBc fIN=1kHzにおける標準値
- SNR/THD91.2dBFS/-108.0d Bc fIN=500kHzにおける標準値
- ノイズスペクトル密度 -160.9dBFS/Hz
- シングルエンド/差動変換
- ゲインオプションには、1.03、1.25、1.53、2.03、2.74、4.11、5.77 が含まれます。
- 120.5mWではチャネルあたりの低電力、40MSPSでは標準的な値
- 低ドリフトリファレンスバッファとデカップリングの統合
- VCMの生成機能を内蔵
- デジタル機能とデータインターフェイス
- 変換結果FIFO、チャンネルあたり16Kサンプル
- デジタル平均化フィルタによる最大210のデシメーション
- チャネルごとのSPI構成
- チャンネルごとの設定可能なデータインターフェイス
- レーンあたり800MbpsのシングルレンドDRシリアルLVDS
- レーンあたり400MbpsのデュアルレンドDRシリアルLVDS
- シングル/クワッドレンドSPIデータインターフェイス
アプリケーション
- デジタル画像処理
- セル分析
- 分光法
- 高速データ収集
- デジタル制御ループとハードウェアインループ
- 電力品質分析
- ソース測定ユニット
- 非破壊テスト
仕様
- 同時または独立したサンプリングを備えたデュアルチャネルSAR ADC
- 1MHzまでの入力シグナルに最適化
- 選択したゲインパスと入力ピンによって異なる差動入力電圧範囲
- FDA入力コモンモード電圧は、SJピンにおいて±2.91Vの動作範囲に対応
- VREFIN入力定格3.0V、リファレンスバッファリング内蔵
- LVDS出力はEIA-644規格に準拠しており、差動出力レベルを選択可能
- 電源ドメインには、±VS、VDD33、VDDLDO、VDD11ChX、IOVDDChXが含まれる
- ±VS電源範囲は3V~10Vで、+5Vおよび-1Vでの標準的な動作が可能
- パッケージ
- 196ボール CSP_BGA
- 10mm x 10mmボディ、0.65mmピッチ
- -40°C~+85°Cの動作温度範囲
その他の資料
機能ブロック図
公開: 2026-06-09
| 更新済み: 2026-06-17

