Altera MAX® 10 FPGA

Altera MAX® 10 FPGAは、多様な用途に対応するコストパフォーマンスの高いシングルチップの不揮発性プログラマブルロジックデバイス(PLD)です。Altera MAX 10 FPGAは、デュアル構成フラッシュストレージ、ユーザーフラッシュメモリ、インスタントオン機能、統合アナログ-デジタルコンバータ(ADC)、シングルチップNios IIソフトコアプロセッサに対応しています。システム管理、I/O拡張、通信制御に最適なこれらのデバイスは、産業用、自動車用、および民生用アプリケーションに最適です。

起動直後から利用可能、組み込みデュアルイメージフラッシュ+追加ユーザーフラッシュ:

MAX® 10 FPGAには、セルフコンフィギュレーションによるインスタントオンを実現する内蔵フラッシュメモリが搭載されており、デュアルイメージに対応しているため、基板設計を簡素化し、基板スペースを節約できます。また、余剰のフラッシュメモリを使用して、使用頻度の低いデータロギングやプロセッサのプログラムコードを保存することも可能です。

Single Power Supply Option:

The single-supply voltage operation makes this suitable for supervisory functions that need to be functional first before all the other system voltage rails have been enabled.

AI-capable DSP blocks:

These devices feature up to 144 embedded multiplier blocks, enabling performance/watt-efficient AI and edge computing solutions. Each block supports 18 x 18-bit or dual 9 x 9-bit multipliers, delivering the computational power needed for demanding AI tasks. These AI tasks include AI-assisted real-time signal processing, video analytics, and sensor fusion.

Integrated Dual Analog to Digital Converter:

The MAX 10 FPGAs consists of up to two built-in analog-to-digital converters with multichannel selection for monitoring power supplies or analog sensors.

Package Options:

The MAX 10 FPGAs contain a wide array of packages from tiny 3x3mm2 chip-scale packages to BGAs with 500 I/O and Quad-Flat Pack (QFP).

特徴

  • 55nm TSMC組み込みフラッシュ(フラッシュ + SRAM)プロセス技術
  • パッケージ
    • 低コスト、小型フォームファクタパッケージ - 複数のパッケージング技術とピンピッチに対応
    • 互換性のあるパッケージフットプリントを持つ複数のデバイス密度により、異なるデバイス密度間でシームレスな移行が可能
    • RoHS6準拠
  • コアアーキテクチャ
    • 4つの入力ルック・アップ・テーブル(LUT)および1つのレジスタを備えたロジック・エレメント(LE)
    • LEをロジック・アレイ・ブロック(LAB)に配置
    • 組み込みRAMおよびユーザーフラッシュメモリ
    • クロックとPLL
    • 組み込み乗算器ブロック
    • 汎用I/O
  • 内部メモリブロック
    • M9K - 9Kbメモリブロック
    • ブロックはカスケード接続可能で、RAM、デュアルポート、FIFO機能を作成可能
  • ユーザーフラッシュメモリ(UFM)
    • ユーザーアクセス可能な不揮発性ストレージ
    • 高速動作周波数
    • 大容量メモリサイズ
    • 高いデータ保持
    • 複数のインターフェイスオプション
  • 組み込み乗算器ブロック
    • 1つの18×18乗算器モードまたは2つの9×9乗算器モード
    • カスケード接続可能なブロックで、フィルタ、演算機能、画像処理パイプラインの作成が可能
  • ADC
    • 12ビット逐次比較レジスタ(SAR)タイプ
    • 最大17のアナログ入力
    • 最大100万サンプル/秒(Msps)の累積速度
    • 温度センシング機能内蔵
  • クロックネットワーク
    • グローバルクロックサポート
    • クロックネットワークでの高速周波数
  • 内部リング発振器を内蔵
  • PLL
    • アナログベース
    • 低ジッタ
    • 高精度クロック合成
    • クロック遅延補償
    • ゼロ遅延バッファリング
    • 複数の出力タップ
  • 汎用I/O(GPIO)
    • 複数のI/O規格をサポート
    • オンチップ終端(OCT)
    • 最大720Mbps LVDSレシーバおよびトランスミッタ
  • 外部メモリインターフェイス(EMIF)
    • 最大600Mbpsの外部メモリインターフェイスに対応
    • DDR3、DDR3L、DDR2、LPDDR2(10M16、10M25、10M40、10M50上で)
    • SRAM(ハードウェアサポートのみ)
    • 600Mbps性能を得るには、-6デバイススピードグレードが必要
  • 構成
    • 内部構成
    • JTAG
    • 高度暗号化規格(AES)128ビット暗号化および圧縮オプション
    • +85°Cで20年間のフラッシュメモリデータ保持
  • 柔軟な電源供給スキーム
    • シングルおよびデュアル電源デバイスオプション
    • 動的に制御される入力バッファのパワーダウン
    • ダイナミック電力を削減するためのスリープモード

アプリケーション

  • 産業および自動車
    • ドライブ、PVインバータ、モータ制御、センサI/F
    • I/Oモジュール、監視、マシンビジョン
    • 運転支援(ADAS)、電気自動車、ECU、インフォテインメント
  • 有線/無線通信
    • I/O拡張とグルー
    • シャーシ制御
  • コンシューマー
    • ディスプレイ
    • ポータブル、デジタルスチルカメラ、ゲーム
  • コンピュータとストレージ
    • サーバーボードのシャーシ制御
    • 多機能プリンタ
  • 放送
  • 軍事関連
Altera MAX® 10 FPGA
公開: 2014-09-11 | 更新済み: 2026-03-04