IS43R16320D-6TLI

ISSI
870-IS43R16320D-6TLI
IS43R16320D-6TLI

メーカ:

詳細:
DRAM 512M (32Mx16) 166MHz 2.5v DDR SDRAM

ECADモデル:
無料のライブラリローダーをダウンロードし、お使いのECADツール用にこのファイルを変換してください。ECADモデルの詳細について

在庫: 280

在庫:
280 すぐに出荷可能
工場リードタイム:
8 週間 表示されている時間を超える工場生産予定時間。
最小: 1   倍数: 1   最大: 89
ユニット価格:
¥-
合計 額:
¥-
EST関税:

価格 (JPY)

数量 ユニット価格
合計 額
¥1,668.8 ¥1,669
¥1,550.4 ¥15,504
¥1,504 ¥37,600
¥1,467.2 ¥73,360

可能な代替品

ISSI IS43R16320F-6TLI
ISSI
DRAM 512M 32Mx16 166MHz DDR 2.5V

製品属性 属性値 属性の選択
ISSI
製品カテゴリー: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
16 bit
166 MHz
TSOP-II-66
32 M x 16
6 ns
2.3 V
2.7 V
- 40 C
+ 85 C
IS43R16320D
Tray
ブランド: ISSI
水分感度: Yes
取り付け様式: SMD/SMT
製品タイプ: DRAM
工場パックの数量: 108
サブカテゴリ: Memory & Data Storage
供給電流 - 最大: 370 mA
単位重量: 2.188 g
製品が見つかりました:
類似製品を表示するには、チェックボックスを1つ以上選択します
このカテゴリーの類似製品を表示するには、上記のチェックボックスを1つ以上選択してください。
選択した属性: 0

この機能はJavaScriptを有効にすることが必要です。

JPHTS:
8542320216
CNHTS:
8542329000
USHTS:
8542320028
KRHTS:
8542321010
MXHTS:
8542320299
ECCN:
EAR99

DDR SDRAM

ISSI 512-Mbit DDR SDRAM achieves high-speed data transfer using pipeline architecture and two data word accesses per clock cycle. The 536,870,912-bit memory array is internally organized as four banks of 128Mb to allow concurrent operations. The pipeline allows Read and Write burst accesses to be virtually continuous, with the option to concatenate or truncate the bursts. The programmable features of burst length, burst sequence, and CAS latency enable further advantages. The device is available in 8-bit, 16-bit, and 32-bit data word sizes. Input data is registered on the I/O pins on both edges of Data Strobe signal(s), while output data is referenced to both edges of Data Strobe and both edges of CLK. ISSI 512-Mbit DDR SDRAM commands are registered on the positive edges of CLK.

IS43R32800D 8Mx32 256-Mbit DDR SDRAM

ISSI IS43R32800D 8Mx32 256-Mbit DDR SDRAM achieves high-speed data transfer using pipeline architecture and two data word accesses per clock cycle. The 268,435,456-bit memory array is internally organized as four banks of 64MB to allow concurrent operations. The pipeline allows Read and Write burst accesses to be virtually continuous, with the option to concatenate or truncate the bursts. The programmable features of burst length, burst sequence, and CAS latency enable further advantages.