Lattice Semiconductor Mach-NX FPGA

Lattice Semiconductor Mach-NXフィールドプログラマブルゲートアレイは、低密度のFPGAで、強化されたセキュリティ機能と、SoCおよびFPGAパーティションで構成されたオンチップデュアルブートフラッシュが搭載されています。強化されたセキュリティ機能には、高度暗号化標準 (AES)AES-128/256、セキュアハッシュアルゴリズム (SHA)SHA-256/384、楕円曲線DSA (ECDSA) 、楕円曲線統合暗号化スキーム (ECIES) 、ハッシュメッセージ認証コード (HMAC)HMAC-SHA256/384、公開鍵暗号、ユニークセキュアIDなどがあります。

Mach-NX FPGAでは、セキュアエンクレーブ(再プログラム可能なビットストリーム保護をサポートしている高度な384ビットハードウェアベースの暗号化エンジン)がロジックセル(LC)およびI/Oブロックと組み合わせられています。セキュアエンクローブは、安全なファームウェアに役立ちます。また、LCおよびI/Oブロックによって、パワーマネジメントやファン制御といったシステム制御機能が可能になります。このコンポーネントは、無線ファームウェアアップデートを検証およびインストールでき、進化するセキュリティガイドラインとプロトコルに準拠したシステムを維持します。Mach-NX FPGAの並列処理アーキテクチャとデュアルブート・フラッシュメモリ構成は、攻撃の検出と復旧に必要なほぼ瞬時の応答時間を提供します(MCUのような他のHROTプラットフォームの能力を超えるレベルの性能)。

Lattice Semiconductor Mach-NXデバイスは、簡単に拡張して、強化されたビットストリームセキュリティとユーザーモード機能でシステム全体を保護できるRoot of Trustハードウェアソリューションです。Mach-NXデバイスは、最新の業界標準I/Oをサポートし、I/Oプログラマビリティのための多数のオプションを備えた画期的なI/O密度を提供します。

特徴

  • 最大8.4K LCのユーザーロジック、2669kbitsのユーザーフラッシュメモリ、デュアルブートフラッシュ機能
  • 1.2/1.5/1.8/2.5/3.3のI/O電圧をサポートしている最大379のプログラマブルI/O
  • SHA、HMAC、ECCなどの384ビット暗号化に対応するセキュアエンクレーブ
  • Lattice Propelを用いたPFR機能およびセキュリティ機能の構成により、開発者体験を簡素化
  • 類似のCMOSテクノロジーに比べて、より高信頼性、より低電力、3倍優れたSER性能を実現

アプリケーション

  • 安全なブートとRoot of Trust
  • 計算とストレージ
  • ワイヤレス通信
  • 産業用制御システム

仕様

  • ソリューション
    • 高度なセキュリティ機能が搭載されたベストインクラスの制御FPGAで、セキュア/認証ブートとRoot of Trust機能を実現
    • I/O管理およびロジックアプリケーション用に最適化されたフットプリント、ロジック密度、I/O数、I/O性能のデバイス
    • I/O拡張アプリケーション用の高I/Oデバイス
  • 最大379本のI/Oピンを備えた高いI/O対LC比の柔軟なアーキテクチャ
  • 暗号化セキュアエンクレーブ
    • 高度暗号化規格(AES)、AES-128/256暗号化/復号化
    • セキュアハッシュアルゴリズム(SHA)、SHA-256/384
    • 楕円曲線デジタル署名アルゴリズム(ECDSA)、ECDSAベース認証
    • ハッシュメッセージ認証コード(HMAC)、HMAC-SHA256
    • 楕円曲線統合暗号化スキーム(ECIES)、ECIESによる暗号化および復号化
    • 真の乱数発生器(TRNG)
    • 楕円曲線ディフィー・ヘルマン(ECDH)公開鍵暗号化を使用した鍵の管理
    • 一意のセキュアID
    • 悪意のある攻撃からガード
    • SoC機能ブロックへのメールボックスインターフェイス
    • 連邦情報処理標準(FIPS)対応セキュリティプロトコル
  • 高性能で柔軟なI/Oバッファ
    • プログラム可能なsysI/O™バッファは、選択されたバンクで幅広いインターフェイスをサポート
      • LVCMOS 3.3/2.5/1.8/1.5/1.2
      • LVTTL
      • LVDS、バス LVDS、MLVDS、LVPECL
      • シュミットトリガ入力、最大0.5Vのヒステリシス
    • I/Oブリッジングアプリケーションに最適
    • 低速/高速スルーレート制御
    • I/Oはホットソケットに対応
    • オンチップ差動終端
    • プログラム可能なプルアップモードまたはプルダウンモード
  • 事前に設計されたソース同期I/O
    • I/OセルでのDDRレジスタ
    • 専用ギアロジック
    • 汎用DDR、DDRx2、DDRx4
    柔軟性に富むオンチップクロッキング
    • 5x 一次クロック入力
    • 8x 内部一次クロックライン
    • 精度5.5%のオンチップ発振器
    • デバイスあたり2つのアナログPLL(フラクショナルn周波数合成、広い入力周波数範囲(7MHz~400MHz)を装備)
    • IEEE標準1149.1バウンダリ・スキャン
    • IEEE 1532準拠のインシステムプログラミング
  • 不揮発性、再構成可能
    • インスタントオン
    • 顧客データストレージ用のマルチセレクタUFM
    • シングルチップの安全なソリューション
    • JTAG、SPI、またはI2Cからプログラミング可能
    • 再構成可能なフラッシュは、不揮発性メモリのバックグラウンドプログラミングに対応
  • TransFR再構成、I/Oが選択したバンクのシステム状態を保持している間にフィールド内ロジックを更新
  • SoC機能ブロック
    • 32ビットRISC-Vプロセッサ(オンチップファームウェアRAMおよびAHB-Liteマスタインターフェイスを搭載)
    • 暗号化セキュアエンクレーブ
    • オンチップの強化された機能
      • SPI
      • I2C
      • タイマ/カウンタ
      • PFR

ブロック図

ブロック図 - Lattice Semiconductor Mach-NX FPGA
公開: 2020-12-14 | 更新済み: 2025-10-15