Microchip Technology M1A3P600 ProASIC3フラッシュFPGA
Microsemi M1A3P600 ProASIC3フラッシュFPGAには、ProASICPLUS®ファミリを凌ぐ高性能、密度、機能を備えています。これらのFPGAには、不揮発性フラッシュテクノロジーが組み込まれており、安全な低消費電力シングルチップソリューションを即座にもたらすことができます。M1A3P600 ProASIC3フラッシュFPGAを使用すると設計者は、既存のASICまたはFPGA設計フローとツールを使用して高密度システムを作成できます。これらのデバイスは、1KBオンチップ再プログラミング対応不揮発性FlashROMストレージ、および統合位相ロックループ(PLL)に基づいたクロックコンディショニング回路を備えています。M1A3P600 ProASIC3は、プログラミング可能性と市場投入までの時間にメリットをもたらすARM-Cortex-M1ソフトプロセッサIPコアに対応しています。これらのフラッシュFPGAは、民生、工業、通信、医療、車載アプリケーションでの使用に最適です。特徴
- 大容量:
- システムゲート: 15K~1M
- 最大144Kbの真のデュアルポートSRAM
- 最大300個のユーザーI/O
- 再プログラマブル・フラッシュ・テクノロジー:
- 130nm、7層メタル(銅6)、フラッシュベースのCMOSプロセス
- インスタントオンレベル0サポート
- シングルチップ・ソリューション
- 電源オフ時のプログラミングされた設計を保持
- 高性能:
- システム性能: 350MHz
- 3.3V、66MHz 64ビットPCI
- インシステムプログラミング(ISP)とセキュリティ:
- JTAG (IEEE 1532準拠) 経由でオンチップ128ビット高度暗号化規格 (AES) 復号 (ARM®対応 ProASIC®3を除く)を使用したISP
- FPGAコンテンツを保護するFlashLock®
- 低消費電力:
- 低消費電力のためのコア電圧
- 1.5V専用システムに対応
- 低インピーダンス・フラッシュ・スイッチ
- 高性能ルーティング階層:
- 分割された階層ルーティング、およびクロック構造
- 組み込みメモリ:
- 1KBのFlashROMユーザー不揮発性メモリ
- 可変アスペクト比4608ビットRAMブロック(×1、×2、×4、×9、×18組織)が備わっているSRAMおよびFIFO
- 真のデュアルポートSRAM(×18を除く)
- 高度I/O:
- 700Mbps DDR、LVDS対応I/O (A3P250およびそれ以上)
- 1.5V、1.8V、2.5V、3.3V混合電圧動作
- JESD8-Bに準拠した広範な電源電圧サポート、2.7V~3.6Vで動作するI/Oを実現
- バンクを選択できるI/O電圧最大4バンク/チップ
- シングルエンドI/O規格:
- LVTTL、LVCMOS 3.3V/2.5V/1.8V/1.5V、3.3V PCI/3.3V PCI-X†、LVCMOS 2.5V/5V入力
- 差異I/O規格:
- LVPECL、LVDS、B-LVDS、M-LVDS(A3P250およびそれ以上)
- 入力、出力、イネーブル経路でのI/Oレジスタ
- ホットスワップおよびコールドスペアI/O
- プログラマブル出力スルーレート†およびドライブ強度
- ウェイクプルアップ/プルダウン
- IEEE 1149.1 (JTAG) バウンダリスキャンテスト
- ProASIC3ファミリ全体でピン互換性があるパッケージ
- クロックコンディショニング回路(CCC)およびPLL:
- 6つのCCCブロック、1つは統合PLL付き
- 構成可能な位相シフト、乗算/除算、遅延機能、外部フィードバック
- 幅広い入力周波数範囲: 1.5MHz~350MHz
- ProASIC3 FPGAでのARMプロセッササポート:
- M1 ProASIC3 - ARM® Cortex®-M1ソフトプロセッサ(デバッグありまたはなし)
アプリケーション
- 携帯機器
- コンシューマ製品
- 産業用
- 通信
- 医療用
- 車載用
- 軍事システム
Additional Resource
公開: 2019-06-20
| 更新済み: 2023-06-02
