Altera Stratix® 10 FPGA & SoC FPGA

Altera Stratix® 10 FPGAおよびSoC FPGAは、性能、電力効率、密度、システム統合の大幅な向上を実現します。Altera Stratix 10は、Alteraの革新的なHyperflex™ FPGAアーキテクチャを採用し、EMIB (Embedded Multi-Die Interconnect Bridge)、AIB (Advanced Interface Bus)、チップセットなどの技術を組み込んでいます。結果として、Altera Stratix 10デバイスは、旧世代の高性能なFPGAに比べて最大2倍の性能を達成できます。

Altera Stratix 10 GX FPGA高スループットシステムの高性能要件に対応
するよう設計されています。

Altera Stratix 10 SX SoC FPGA6464
64ビットのクアッドコアArm® Cortex-A53プロセッサを搭載した高性能プロセッサシステムを採用しています。

Altera Stratix 10 TX FPGA
H型およびE型トランシーバタイルを組み合わせることで、業界最先端のトランシーバ機能を実現します。

Altera Stratix 10 MX FPGA
高性能コンピューティング（HPC）向けの多機能アクセラレータとして不可欠です。

Altera Stratix 10 DX FPGA
将来の特定のAltera Xeon Scalableプロセッサへのダイレクトコヒーレント接続を実現するAltera Ultra Path Interconnectに対応しています。

Altera Stratix 10 NX
FPGA高スループットシステムの高性能要件に対応するよう設計されています。

Altera Stratix 10 AX FPGA
高性能データコンバータを統合し、直接RF機能を提供します。

特徴

2Xコアクロック周波数性能を活用してスループットの達成
アルテラ (Altera) Hyperflex FPGAアーキテクチャによって有効になるIPサイズの縮小が使用されており、複数のデバイスに及ぶ設計を1つのデバイスに統合でき、旧世代のデバイスに比べて電力を最大70%削減

より高速なクロック周波数により、バス幅を削減し、知的財産(IP)サイズを削減し、追加のFPGAリソースを解放して優れた機能性を追加
ハイパー認識設計ツールを使用したルーティングの混雑が少なく、設計反復が少なくなって性能を向上

アプリケーション

モノリシックFPGAファブリックを使用した設計の分割の複雑性を低減することで、より高い生産性を目的としたASICプロトタイピング
ラインfMAXレートでサポートされているすべてのプロトコルの監視が可能になる900MHzを介したサイバーセキュリティ
将来的なアルテラ (Altera) Xeonスケーラブル・プロセッサとPCIe Gen4 x16をアルテラ (Altera) Hyperflex FPGAアーキテクチャ、構成可能なDSPエンジン、AI Tensorブロックによるデータセンター加速によって、画期的な計算スループットが可能になります。

アルテラ (Altera) Hyperflex FPGAアーキテクチャを使用した700MHz を超えるfMAXを実現し、400Gイーサネットを実現
IEEE 754準拠単精度浮動小数点性能が最大8.6 TFLOPSのレーダーによって、わずかな電力でGPUクラスの性能を発揮
および57.8Gbpsへのパスで30Gバックプレーンサポートを提供するトランシーバタイルの異種3Dシステムインパッケージ(SiP) 統合をはじめとするOTN/28.9Gbpsデータセンター相互接続

仕様

クワッドコアArm Cortex-A53 MPCoreプロセッサクラスタ最大1.5GHz
Vector浮動小数点ユニット (VFPU) 各プロセッサのシングルおよびダブル精度Arm Neonメディア処理エンジン
32KB L1命令キャッシュ（パリティ搭載）、エラー訂正コード(ECC) 付き32KB L1データキャッシュ
1MB KB共有L2キャッシュ (ECC搭載）
256KBオンチップRAM
システムメモリ管理ユニットによって、統合メモリモデルが可能になり、FPGAファブリックに実装された周辺機器にハードウェア仮想化を拡張
キャッシュコヒーレントユニットは、1方向(I/O) 一貫性を実現しており、CCUマスタがArm Cortex-A53 MPCore CPUのコヒーレントメモリを表示できるようになります。
8チャネルダイレクトメモリアクセス(DMA)
統合DMA搭載3X 10/100/1000 EMAC
2X USB OTG (統合DMA搭載）

2X UART 16550互換
4Xシリアル・ペリフェラル・インターフェイス(SPI) コントローラ
5X I²C
1X eMMC 4.5 (DMAおよびCE-ATAサポートSD/SDIO/MMCコントローラ搭載）
1X ONFI 1.0またはそれ以降の8および16ビット対応NANDフラッシュコントローラ
最大48個のソフトウェアプログラマブルGPIO
4X汎用タイマ、4Xウォッチドッグタイマ
システムマネージャには、メモリマッピングされた制御およびステータスレジスタ、およびシステムレベルの機能および他のHPSモジュールを制御するロジックが搭載されています。
リセットマネージャは、HPSおよびFPGAファブリックのソースからモジュールリセット制御レジスタへのリセット要求に基づいて信号をリセット
クロックマネージャは、ソフトウェアプログラマブルクロック制御を実現しており、HPSで生成されたすべてのクロックを構成