Lattice Semiconductor iCE40 LPシリーズMobileFPGAファミリ
Lattice Semiconductor iCE40 LPシリーズMobileFPGAファミリには、高性能を目的に最適化されたタブレットをターゲットとしたデバイスが含まれています。iCE40 LPシリーズファミリは、iCE65シリーズより80%高速で、実証された大容量40nmの、低消費電力CMOS技術を活用しています。これらのFPGAは、低コスト・パッケージ、タブレット・レゾリューションHDビデオ、イメージングが特徴です。また、iCE40 LPは、統合位相ロック・ループ(PLL)、最大533MHz PLL出力、完全なiCEcube開発システムも特徴です。特徴
- 柔軟な論理アーキテクチャ:
- 384〜7,680のLUT4と10〜206 I/Oが搭載された4台のデバイス
- 超低消費電力デバイス:
- 高度な40nmの低消費電力プロセス
- 最低21μAWスタンバイ電力
- プログラマブルな低振幅差動I/O
- 組み込みメモリ、分散メモリ:
- 最大128Kbits sysMEM組み込みブロックRAM
- 事前設計されたソース同期I/O:
- I/OセルでのDDRレジスタ
- 高性能、柔軟性に富んだI/Oバッファ:
- プログラマブルsysIOバッファは、広範なインターフェイスに対応:
- LVCMOS 3.3/2.5/1.8
- VDS25E、subLVDS
- 200mV(typical)ヒステリシスまでのシュミットトリガ入力
- プログラマブルプル・アップモード
- プログラマブルsysIOバッファは、広範なインターフェイスに対応:
- 柔軟性に富んだオンチップ・クロッキング:
- 8個の低スキュー・グローバル・クロック・リソース
- デバイスあたり最大2つのアナログPLL
- 柔軟性に富んだデバイス構成
- SRAMの設定:
- 標準SPIインターフェイス
- 内部非揮発性構成メモリ(NVCM)
- SRAMの設定:
- 広範なパッケージ・オプション:
- QFN、VQFP、TQFP、ucBGA、caBGA、csBGAのパッケージ・オプション
- 小型フットプリント・パッケージ・オプション最小2.5mm × 2.5mm
- 高度ハロゲンフリー・パッケージ
公開: 2019-04-02
| 更新済み: 2023-04-13
