NXP Semiconductors P3S0200GM I3Cスイッチ(ハードウェア選択とイネーブル搭載)

NXP Semiconductors P3S0200GM I3Cスイッチは、I3C I/Oが制限されているサーバ、ワークステーション、ノートブックといった通信およびサーバアプリケーションでの高速I3C信号のスイッチングを目的に最適化されています。P3S0200GMのワイド52MHz帯域幅によって、エッジと位相の歪みを最小限に抑えて信号を通過させることが可能になります。デバイスは、ハードウェア選択ピンを使用して、I3Cコントローラーからの差動出力を2つの対応するターゲットの1つに多重化します。P3S0200GMスイッチは双方向型で、出力における高速信号の減衰がほとんどないか、あるいは全くありません。

NXP Semiconductors P3S0200GM I3Cスイッチは、2.0mm x 1.55mm x 0.5mm超薄型クワッド・フラット・ノーリード(XQFN)パッケージでご用意があり、スペースに制約のあるアプリケーションに最適です。

特徴

  • I3C-bus 2:1または1:2 mux(選択ピン搭載)
  • 広い電源電圧範囲2.3V~3.6V 
  • スイッチ電圧は最大5.5Vの信号を受け入れる
  • VCC = 3.6Vでの1.8V制御ロジック
  • OEが高い場合の低消費電力モード(最大2μA)
  • 6Ω(最高)ON抵抗
  • チャネル間の0.1Ω (標準)ON抵抗の不一致
  • オン状態静電容量6pF(標準)
  • 52MHzの広い帯域幅
  • ラッチアップ性能は、JESD 78B Class II Level A準拠の100mAを超過
  • ESD保護
    • HBM JESD22-A114F Class 3Aは8000Vを超過
    • CDM JESD22-C101E: 1000V超過
    • HBMはI/O対GND保護で12000Vを超過
  • 動作温度範囲:-40°C~+85°C
  • 2.0mm x 1.55mm x 0.5mm XQFN-10パッケージ

アプリケーション

  • ハードウェア選択ピンを用いたI3CまたはI2C 2:1または1:2 muxで、最大5.5Vのバス電圧を実現
  • サーバDDR5 RDIMM I3Cバス多重化

機能図

ブロック図 - NXP Semiconductors P3S0200GM I3Cスイッチ(ハードウェア選択とイネーブル搭載)

試験回路

アプリケーション回路図 - NXP Semiconductors P3S0200GM I3Cスイッチ(ハードウェア選択とイネーブル搭載)

ピン指定

機械図面 - NXP Semiconductors P3S0200GM I3Cスイッチ(ハードウェア選択とイネーブル搭載)
公開: 2022-04-13 | 更新済み: 2022-07-22