Texas Instruments SN65LVDS93B/SN65LVDS93B-Q1 LVDS SerDesトランスミッタ

送信する場合にデータビットD0〜D27は、それぞれ入力クロック信号（CLKIN）のエッジでレジスタにロードされます。クロックの立ち上がりと立ち下がりエッジは、クロック選択（CLKSEL）ピンから選択できます。CLKINの周波数は7倍で、これを使用して7ビット・スライスでデータ・レジスタをシリアルにアンロードできます。4つのシリアルストリームと、位相ロッククロック（CLKOUT）は、LVDS出力ドライバに出力されます。CLKOUTの周波数は、入力クロック、CLKINと同じです。

SN65LVDS93B/SN65LVDS93B-Q1は、外付け部品を必要とせず、制御もほとんど、あるいは全く不要です。データバスは、トランスミッタへの入力およびレシーバの出力とで同様に見えます。また、ユーザに対する透過的データ送信を伴います。ユーザによる唯一の介入は、CLKSELにハイレベルを入力してクロック立上りエッジを選択するか、ローレベル入力およびシャットダウン/クリア（SHTDN）信号の使用可能性を用いて立下りエッジを選択することです。SHTDNは、低消費電力向けにクロックを禁止してLVDS出力ドライバをシャットオフするアクティブロー入力です。この信号での低レベルによって、すべての内部レジスタが低レベルでクリアされます。