Texas Instruments XIO2000A変換ブリッジ

Texas InstrumentsXIO2000APCI EXPRESS^® から PCI^® へのバスブリッジは PCI Express から PCI/PCI-X ブリッジ仕様に完全に準拠しています。XIO2000Aブリッジは、ダウンストリーム・トラフィックの有効な仮想チャネル（VC）ごとに、最大8つのポストトランザクションと4つの非ポストトランザクションを同時にサポートします。各VCのアップストリーム・トラフィックでは、最大6つのポストトランザクションと4つの非ポストトランザクションが同時にサポートされます。

TI XIO2000Aブリッジは、2つの独立したVCをサポートしています。2番目のVCは、アイソクロナス・トラフィック・タイプとサービス品質（QoS）アプリケーション向けに最適化されています。また、ブリッジは、拡張CRC（ECRC）をはじめとする高度エラー報告機能をサポートしています。これらの両方の機能を完全に活用するには、補足ファームウェアまたはソフトウェアが必要です。

ブリッジ全体でのシステムレイテンシを最小限に抑えるために、堅牢なパイプラインアーキテクチャが実装されています。パリティエラーが検出されると、アップストリームとダウンストリームの両方の動作でパケットポイソニングがサポートされます。

特徴

完全 x1 PCI Expressスループット
PCI Express to PCI/PCI-Xブリッジ仕様、Revision 1.0に完全準拠
PCI Express基本仕様Revision 1.0aに完全準拠
PCIローカルバス仕様Revision 2.3に完全準拠
拡張仮想チャンネル（VC）サポート
サービス品質およびアイソクロナスアプリケーションのための2番目のVCを搭載
ECRCサポートをはじめとするPCI Express高度エラー報告機能
D1、D2、D3_ホット、D3_コールドに対応
アクティブ状態のリンク電源管理は、PCI Expressリンク上のパケット活動がアイドル状態のときに、L0sとL1の両方の状態を使用して電力を節約します。
ウェイク事象とビーコンサポート
PCI Expressをはじめとするエラー転送
データポイズニングとPCIバスパリティエラー
100MHz差動PCI Express共通リファレンスクロックまたは125MHzシングルエンド、リファレンスクロックを活用
トランザクション・レイテンシを最小限に抑える堅牢なパイプライン・アーキテクチャ
完全PCIローカルバス66MHz/32ビットスループット
内部設定可能な2レベル優先順位付けスキームにより、6つの下位PCIバス・マスターをサポート
低電力設計（< 350mW）により、実装が容易
XIO2000AI33MHzバス速度で産業用温度に対応

15mm x 15mmおよび12mm x 12mmの2つのパッケージオプション
最大6つの外部PCIマスターをサポートしている内部PCIアービター
高度VCアービトレーションのオプションには、VC1厳格優先順位、ハードウェア固定ラウンドロビン、32フェーズ、加重ラウンドロビンを含む
高度PCIバスポート・アービトレーションのオプションには、128フェーズ、加重ラウンドロビン時間ベースおよび128フェーズ、加重ラウンドロビン・アグレッシブ時間ベースがあります。
指定されたトラフィッククラスへのメモリー・スペース・マッピングのための高度PCIアイソクロナント・ウィンドウ
カードバス・アプリケーションからのシリアルIRQ割り込みを目的とした高度PCI Expressメッセージ信号割り込み生成
外部PCIバスアービター（オプション）
PCIバスLOCKサポート
クロックの実行と電力オーバーライドのサポート
6つのバッファされたPCIクロック出力（33MHzまたは66MHz）
PCIバスインターフェイス3.3Vおよび5.0V(33MHzは5.0Vのみ) 許容範囲オプション
内蔵AUX電源スイッチによるV_AUX の消費
主電源がOFFの場合にのみ電源を投入
8個の3.3V多機能汎用I/O端子
アドインカードのPCIExpress電力バジェット/制限拡張をサポートするメモリーマップ型EEPROMシリアルバス・コントローラ
コンパクトなフットプリント、201ボール、GZZ MicroStar™ BGA（XIO2000Aのみ）、無鉛201ボール、ZZZ MicroStar BGA; 175ボールZHC MicroStar BGA;または175ボールZHH MicroStar BGA

その他のリソース

公開: 2021-02-04 | 更新済み: 2024-05-22